در این فرادرس، دانشجویان عزیز، با مباحث مختلف طراحی دیجیتال با استفاده از وریلوگ (Verilog) آشنا می شوند. ابتدا ساختار کلی یک برنامه Verilog برای طراحی یک ماژول (Module) یا مدار شرح داده شده و سپس با بیان مثال ها و انواع روش های طراحی تا سطحی متوسط از آموزش این زبان توصیف سخت افزاری پیش رفته است.
Verilog یک زبان توصیف سخت افزاری (Hardware Description Language) یا به اختصار HDL است که برای مدل کردن سیستم های الکتریکی از آن استفاده می شود. معمولا از Verilog برای طراحی مدارهای دیجیتال استفاده می شود. Verilog به عنوان یکی از زبان توصیف سخت افزاری غالبا برای برنامه ریزی FPGA ها استفاده می شود.
در این مجموعه آموزشی، ابتدا ساختار کلی یک برنامه Verilog برای طراحی یک ماژول یا مدار شرح داده شده و سپس با بیان مثال ها و انواع روش های طراحی تا سطحی متوسط از آموزش این زبان توصیف سخت افزاری پیش رفته است.
فهرست سرفصل ها و رئوس مطالب مطرح شده در این مجموعه آموزشی، در ادامه آمده است:
شروع برنامه نویسی به زبان Verilog و نحوه ایجاد یک برنامه (ماژول) ساده (جمع کننده تک بیتی)
- نوشتن برنامه (ماژول) جدید با استفاده از ماژول های از قبل طراحی شده
- انواع روش های طراحی و نحوه طراحی به روش Behavioral Modelling
- نحوه طراحی به روش Continuous Assignment Statement
- طراحی با استفاده از ساختار آرایه ای
- روش طراحی پارامتری
- روش های پیشرفته Behavioral Modelling برای طراحی مدارهای ترتیبی
- روش و روند طراحی Register Transfer Logic یا به اختصار RTL